Day 2

Introduction to Arm NPU and AI framework

- NPU (neural processing unit)
- Edge AI challenge
  - > range of performance
  - > security (barena tethering ke internet
  - > power budget
  - > machine learning integration
  - > software portability
  - > ecosystem support

- ARM ID
  - > OPS : operation per second (pengukur performa)
  - > performa ARM at 1GHz
    - * 16 GOPS : M55 M85
    - * 64 GOPS / 128 GOPS : A320
    - * 64 GOPS / 512GOPS : U56
    - * 512 / 1TOP : U65
    - * 256 / 4TOPS : U85

Helium : vector processing instruction set

- untuk meningkatkan datapath 2x
- performa DSP/ML 4x

- Arm cortex A : punya SVE dan SMU
- kalau gak cukup boleh pakai ethos karena ada transformer network support
- biasanya ethos dipakai sebagai akselerator berobe-lahan dengan cortex M di end-point AI
- U + cortex A, biasanya kalau ada full os (Linux)
- cortex M + ethos disebut ML Island
- bisa juga Ethos + cortex A (direct drive)

Data flow Ethos-U85

- M komplasi dan disimpan weight di NVM
- input masuk ke SRAM
- M configure the loc address of data to NPU
- ethos jalan
- interrupt

Aplikasi speech to text sangat berguna di medis yang gak boleh megang-megang

Kata dia, AI, software lebih sulit daripada hardware, ARM sendiri ada ekosistem

- Machine learning : pakai tensor flow, pytorch
- compiler / libraries :
- developer tools : corstone, FPGA

- developer resource : ML evaluation kit, developer program

AI application developer workflow

- Train/select models, tensorflow / pytorch, model FP32
- optime for edge, " " , model INT8
- compile for target NP, vela compiler, command stream
- integrate into runtime + app, C/C++ build toolchain, inference application binary
- validate, corstone, functional/performance validation
- deploy, C/C++ build toolchain, inference on silicon

Arm berusaha menstandardisasi

- membuat TOSA untuk standardisasi operators, untuk mengurangi operators, menjadi hanya beberapa basic operators
- menstandardisasi deployment, pakai tensorflowlite dan pytorch.

- runtime : menerima dari menentukan apakah suatu flatbuffer file bisa dijalankan di ethos, Kalau tidak support ada library atau set kode biasa di cortex M/A

open source

- Arm itu punya library namanya CMSIS untuk cortex M
- Hampir semua model sekarang bisa 100 % di ethos-

- ARM cortex A bisa juga edge AI, memanfaatkan NEON, SVE2, SME2
- didukung juga library arm kleidi

Kleidi AI

- kumpulan kernel ML untuk classic ML, sLLM, speech interaction

NICSLAB company showcase

Cortex - A deep dive

DSU (Dynamiq shared Unit)

- mendukung multi-core dynamic cluster
- up-to 8 cores in total, tapi tiap big or little cores ada maksimumnya masing-masing
- konfigurasi memory interface
  - > asynchronous pakai ACE5 / CHI
  - > subordinate

- ACE manage masters, DSU-nya bisa pake satu atau dua ACE interface
- CHI bisa juga pakai satu atau dua CHI-interface
- ACP interfaces memungkinkan external manager untuk mengakses memori
- AXI manager perpanjang port untuk menyediakan LL akses ke devices tightly coupled

DSU L3 cache

- sizesnya configurable
- bisa juga 1 or 2 slices
- bisa partitioning
- lapi lentu masih perlu manager walau powerful
- fitur-fitur
  - > dynamically ~~allocate~~ optimize
    - * exclusive allocation only one core
    - * inclusive allocation shared between cores
  - > cache stashing : external agents yang request cache
  - > cache partitioning :
    - * mencegah sebuah proses untuk menggunakan seluruh cache
    - * dibagi menjadi beberapa grup
    - * tiap grup bisa assigne ke satu atau lebih

schemeID

- cache slices & ECC

DSU clocks & Power Management

- DSU punya clock, tegangan, dan daya yang domain bisa dikontrol dari luar
- clock-nya bisa asynchronous
- mode dayanya
  - on mode
    - functional retention
    - memory retention
  - off mode
  - debug recovery mode
- ada ~~dari~~ p-channel yang mengaktifkan dan mematikan power controller mengendalikan power mode
- cores di dalamnya juga bisa mengendalikan low-power dengan menggunakan WFI dan WFE

DSU CPU bridges

- mengendalikan control buffering and sinkronisasi between cores and DSU

Debug

-

- Metode
  - > eksternal
  - > self-hosted : pakai watchpoint dan breakpoints
- external debug ada
  - > debug host
  - > protocol converter
  - > debug target
  - > debug unit
- PE itu menjalankan satu thread
- ~~Debug~~ DSU Debug block
  - > menyombrakan fungsi, register, dan interface yang dibutuhkan untuk debug
  - > ada 3 APB interface
  - > ada Cross trigger
  - > ada 2 power modes : ON and OFF
- RAS : realiable, avaiable, serviceable
  - > menyediakan mekanisme standar untuk report error yang dihasilkan cache protection mechanism
  - > cache protection, untuk cache berbeda bisa menggunakan tipe proteksi berbeda

Performance Monitor Unit

- mencatat monitor performance
  - > collect statistics, cluster behavior, debugging & profiling

- PMU events ada banyak, cari aja
* PMU interrupts,

DSU GIC interface

- ada interrupt yang diatur GIC untuk menentukan ke core mana

Introduction to Cortex-A76

- designed to be used with DSU
- instruction fetch unit : fetch instruction
  - ada L1 instruction cache (menyimpan instruksi byte)
  - ada dynamic branch predictor
  - L1 TLB (menyimpan address)
- Decode, Rename Issue
  - decode unit : mendecode instruksi 64 or 32
  - register rename : untuk memfasilitasi out-of-order, membagi decode ke beberapa ~~antar~~ queues
  - instruction issue unit : kendali ketika instruction decode masuk ke execution pipline
- execution pipeline, L1, L2 memory system
  - mengeksekusi instruksi
  - L1 & L2 cache untuk menyimpan data dekat eksekusi

A76 parameter bisa dikonfigurasi misalnya

> data width

> cache size dll.

A76 - memory management unit

- fungsi

  > virtual adresses → physical address

  > mengendalikan table walk

  > kontrol sistem memori

  > TLB itu untuk cache recent translation

- bagaimana PA formed?

  > top bits VA which block

  > bot bits ~~dll~~ blk offset

  > nah MMU kombinasi PA dari top and bot bits

- 2-level TLB

  > L1

  > L2 untuk handle misses instruksi dan data

  > prefetcher

- workflow TLB lookup

  > L1 TLB lookup

  > jika miss, lookup ke L2 TLB

  > jika miss, hardware translation table walk

  > jika table walk, memory translation fault

SoC Design fundamentals

Development flow

Frontend
- architecture spec
- RTL design
- SOC integration
- Logic synthesis

Backend
- physical imp. } management tools: EDA
- post layout ver. } synopsys, cadence, mement
- tapeout → gds2 file

foundries
- mask tooling } netlist gds2 files
- fabrication
- package and test

Hardware flow

requirement usecases → system arch → IP selection & integration → RTL design → verification

synthesis → floorplanning & place route → physical vent → tapeout → silicon bring-up

Software flow

architecture → bare-metal & RTOSDev → driver & HTLDev → firmware integration → OS / kernel bring up

middleware LSDK → application layer → co-SM & FPGA emulation → AW-SW validation → testing

- hardware design soc and selet IP blocks
  - > pilih arsitekturnya, misal cortex A, M, R atau big. LITTLE
  - > memory subsystem
    - * cache, TCM, untuk fast access
    - * memory controller
    - * SRAM and ROM dll
  - > interconnect, misal AMBA
    - * AXI : High
    - * AHB : medium
    - * ABB : Low
  - > system IP and custom subsystem
  - > peripheral and I/O interfaces
    - * UART, SPI, I2C, CAN, USB, Ethernet
    - * GPIO, timer
    - * MIPI, SPIO
  - > AI/ML and arithmetic hardware accelerator
  - > hardware security component
  - > power and clock management
    - * dynamic voltage and frequency scaling
  - > debug and trace infrastructur (JTAG, SWO), ETM, ITM
  - > optional components
    - * DSP, GPU
    - * Wireless transceiver

+ enum

ARM CPU and subsystem

- di mobile ada cortex x, A,
- automotive, ada cortex A, R
- infrastructure ada neoverse, CMN
- IoT / EdgeAI : corstone, cortex M, Ethos NPU, cortex A

Corstone

- reference untuk hardware & software design
- contohnya SSE-050, SSE-300,

Platform prototyping ARM

- ARM virtual hardware
- fixed virtual platform
- FPGA

Tantangan SoC Design

- optimizein. co

Konfigurasi

- M
- A
- M+U
- A + M + U

Corstone

- configurable subsystem
- to reduce time to market
- subsystem,
- bisa digunakan
  - > reference design, build around a verified design
  - > template, modify
  - > guide,

Corstone 201

- didesain untuk system event driven
- punya dua M33, low clock and high clock

SSE 320

- ada PMA-350, trust-zone aware
-

Cortex 1000

- Cortex A + M
- ada NIC, non coherent interconnet

FVP, free

- konfigurasi itu fixed
- bisa dirunduh dan jalan di FPGA

Cortex M System IP

Cortex A System IP

- GIC
- Coresight
- Interconnect : CMN
- SMMU

Interconnect

- CMN
- System Interconnect

Arm Chent Interconnect

- ada yang koheren ada yang non-koheren

GIC

- handle interrupt from peripherals to cores and between cores
- via AXI-4 stream
- configurable clock

SMMU

- handle all aspects of ID memory management, mencegah translasi address, and harward memory page walk

Coresight for trace and debug

- control & debug
- trace sources
- trace sinks

Bisa pakai corstone untuk SoC Design

Kalau mau ARM

- ada experience, setidaknya project, course,
- bisa juga ambil master
- bisa pakai open source platform, use technology
- be curious, be interest, be motivated,
- ambil chance

Investment di IP, and Chip Design itu investasinya moderat tapi high reward (~30%)

Pelatihan soft skills

- problem solving
- critical thing
- define the problem
- team work
- communication

Portofolio untuk semiconductor

- tentukan motivasi
- explore companies
- reach out
- something you can improve / missing in the existing system, enhance
- aim ada di training, proyek-proyek kecil

Setelah ini

- pilih kategori yang ingin kamu focuses
- haven. engineer aim-nya juga punya expertise masing-masing

Sukses

- study hard
- pastikan path yang mau diambil
- stay curious
- be persistent
- pahai platforms yang bisa dituruya